



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09152628 ✓

(43)Date of publication of application: 10.06.1997

(51)Int.Cl.

G02F 1/136
G02F 1/1333

(21)Application number: 08247933

(71)Applicant:

SHARP CORP

(22)Date of filing: 19.09.1996

(72)Inventor:

TANAKA SHINYA
BAN ATSUSHI
SHIMADA NAOYUKI
KATAYAMA MIKIO

(30)Priority


Priority number: 07249977 Priority date: 27.09.1995 Priority country: JP

(54) ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To make it possible to lessen the change in characteristics according to the lapse of the energize time of TFTs and to provide a longer life.

SOLUTION: Plural gate wirings and plural source wirings are intersected with each other and are formed on a substrate 10. Pixel electrodes 6 formed in a matrix form are controlled by the TFTs 2 disposed near the intersected parts. Interlayer insulating films 17 are formed on a substrate 10 so as to cover the TFTs 2, the gate wirings and the source wirings and the pixel electrodes 6 are formed on these interlayer insulating films 17 and are connected to drain electrodes 15b of the TFTs 2 via contact holes penetrating the interlayer insulating films 17. In addition, the pixel electrodes 6 partly cover the surfaces of the channel regions in the semiconductor layers 13 of the TFTs 2.





Japanese Laid-Open Patent Publication No. 9-152628/1997

(Tokukaihei 9-152628) (Published on June 10, 1997)

(A) Relevance to claim

The following is inventors' comments and a translation of selected passages of the prior art document generally related to the present invention.

(B) The inventors' comments and the translation of the relevant passage.

[Inventors' Comments]

The prior art discloses an overall film structure and a manufacturing method which are used in the present invention: for example, a pixel electrode is disposed further up in layers by interposing an interlayer insulating film. However, as to the capacitance of a signal line, its disclosures does not go further than the capacitances of a signal line and between pixels are reduced in view of the thickness and dielectric constant of an interlayer insulating film.

The present invention has its feature in the reduction of the electrostatic capacitance of a signal line by disposing a supplementary capacitor wire. In an embodiment, based on



a combination of this structure and a prior art, a method of forming a new layer structure for a supplementary capacitor without additional steps is disclosed.

[Relevant Passages Selected from the Prior Art Document]

[0005] The electrode 6 is connected to a drain electrode 15b of a TFT 2 through a contact hole 7 formed through an interlayer insulating film 17.

[0006] In the active matrix substrate arranged in this manner, the interlayer insulating film 17 is interposed between the gate wire and source wire and the pixel electrode 6. The structure renders it possible to dispose the pixel electrode so as to overlap both the gate wire and the source wire. This enables improvements on the aperture ratio and shielding of an electric field caused by the aforementioned wires.

[0026] ... Figure 3 is a cross-sectional view along line A-A' of Figure 1.

[0030] The interlayer insulating film 17 and the pixel electrode 6 are formed in this order on the substrate arranged in this manner. The interlayer insulating film



polyimide for example. The pixel electrode 6 is made from a transparent semiconductor layer. The pixel electrode 6 is connected to the drain electrode 15b of the TFT 2 through the contact hole 7 that is formed through the interlayer insulating film 17, and formed so as to cover the TFT 2 and to at least partially overlap both the source wire 5 and the gate wire 3 along the edge of the pixel electrode.

[0031] For these reasons, in this active matrix substrate, an pixel electrode 6 constituted by a transparent conducting layer is electrically connected via a contact hole 7 provided through an interlayer insulating film 17 to a transparent conducting film 16' electrically connected to the drain electrode 15b of a TFT 2, and also serves to cover the channel area of the TFT 2. In this structure, all liquid crystal molecules can be aligned at the top of and around the TFT 2, successfully improving on the aperture ratio.

[0049] An organic material has a low dielectric constant than an inorganic material, and therefore is capable of reducing the capacitance that develops between opposing conducting layers such as electrodes and wires across an



is readily fabricated into a thick film by spin coating or other similar coating techniques. So as to sufficiently reduce the foregoing capacitance, the organic film is about 1.5 μm thick or even thicker.



上ホールド7を介してTFT2のドレイン電極15bと接続されている。

【0006】このように構成されたアクティブマトリクス基板においては、ゲート配線およびソース配線と、画素電極との間に層間絶縁膜17が形成されている。また、ゲート配線及びソース配線の両方に対して画素電極6をオーバーラップさせることが可能となる。これにより、開口率の向上や、前記の配線に起因する電界をシールドすることができ、この様な構造は、例えば特開昭58-172685に開示されている。

【0007】

【発明が解決しようとする課題】しかしながら、上述した従来の逆スタガーTFTを有するアクティブマトリクス基板においては、TFTの通過時間の経過に伴う特性変化が大きいという問題があった。

【0008】図1は、図の一例表示の場合を想定し、ソース配線に1.3、5Vの電圧を入力した状態でゲート配線における電位のローレベル（V_{g1}）を定電圧化し、表示が白く変化するレベルをプロットしたものである。横軸に通過時間をとり、縦軸にゲート配線のローレベル（V_{g1}）をとっている。

【0009】この図において、V_{g1}の値が大きければ、TFTのOFF特性のマーキングが大きいために、例えば、V_{g1}=8Vで動作させた場合には、図1のAに示す従来のアクティブマトリクス基板の場合、実は200時間の動作で不良、つまり寿命となるため、実際の使用にはまったく耐えられないことが解る。このような特性になるのは、層間絶縁膜として有機薄膜を用いた場合、特に顕著である。

【0010】また、OFF特性がずれた場合、ノーマリ・ホワイトモードにおいて表示が行くべく見える「かすみ現象」が起こり、表示品位が著しく悪いものになるという問題があった。

【0011】本発明は、このような従来の技術の課題を解決すべく改良されたものであり、TFTの通過時間の経過に伴う特性変化を小さくして寿命を長くできるアクティブマトリクス基板およびそれを備える表示装置を提供することを目的とする。

【0012】
【課題を解決するための手段】本発明のアクティブマトリクス基板は、ゲート配線と、ソース配線と、ゲート配線とソース配線との交差部の近傍に設けられた薄膜トランジスタとを有し、薄膜トランジスタはゲート配線に接続されたゲート電極と、ソース配線に接続されたソース電極と、画素電極に接続されたドレイン電極とを有するアクティブマトリクス基板であって、薄膜トランジスタ、ゲート配線およびソース配線の上面に、層間絶縁膜17が設けられ、薄膜電極は層間絶縁膜17に形成されたコンタクトホールを介してドレイン電極に接続されてお

り、層間絶縁膜17を介して、薄膜トランジスタのチャネル領域に対向するように導電性層が形成されており、そのことによって上記目的が達成される。

【0013】前記導電性層は前記ドレイン電極に電気的に接続されている。

【0014】前記導電性層は前記ソース電極に電気的に接続されている。

【0015】前記導電性層はフローティング状態（電気的に浮いた状態）にあってもよい。

【0016】前記導電性層は透明電極材料から形成されていてもよいし、透光性導電材料から形成されていてもよい。

【0017】前記導電性層は前記画素電極の一部から形成されている。

【0018】前記導電性層は、前記層間絶縁膜を介して、前記ソース電極及び前記ドレイン電極の双方の少なくとも一側にオーバーラップして形成されることが、好ましい。

【0019】前記層間絶縁膜は有機材料から形成されていることが、好ましい。

【0020】本発明の表示装置は、前記のアクティブマトリクス基板と、表示駆動回路と、該表示駆動回路を介して、アクティブマトリクス基板と対向する対向基板とを有し、そのことによって上記目的が達成される。

【0021】前記対向基板は、ブラックマトリクスを有さないカラーフィルター層を備えていることが好ましい。

【0022】以下に、本発明の作用について説明する。

【0023】本発明においては、ゲート配線およびソース配線の交差する部分の近傍に設けられたTFTのチャネル領域は、層間絶縁膜の上に形成された画素電極や別々の電極で覆われている。これによって、TFTの動作時のOFFドレイン電極の電位を小さくすることができ、OFFドレイン電極の電位を小さくするとともに漏れ特性を確保することができ、よって、OFF特性がずれるに伴う前記「かすみ現象」の発生を防止することができる。

【0024】また、TFTのチャネル領域を覆う電極は他の電極から電気的に独立している。また、TFTのチャネル領域を覆う電極に金属層を用いると、TFTのチャネル領域への光漏れを防止でき、これに伴って、ブラックマトリクスが不要なカラーフィルターを使用してカラー表示が可能なる装置を実現することができる。

【0025】
【発明の実施形態】以下に、本発明の実施形態について説明する。

【0026】（第1の実施形態）図1は本実施形態におけるアクティブマトリクス基板の構成を示す断面図であり、図2はそのアクティブマトリクス基板のTFT2部を示す平面図、図3は図1のA-A'線による断面図を示す。

【0027】このアクティブマトリクス基板は、透明絶縁性基板10上に、データ信号を供給するための信号配線としてのソース配線6と走査信号を供給するための走査線としてのゲート配線3とが交差して形成され、画素電極3と5との交差する部分の近傍にTFT2が形成されている。

【0028】このTFT2は、上記ゲート配線3から分岐したゲート電極11の上に形成されており、上記ゲート電極11はゲート絶縁膜12にて覆われており、ゲート電極11の上方のゲート絶縁膜12の上には半導体層13が形成されている。ゲート電極11の上方の半導体層13の上にはチャネル保護膜14が形成されている。

【0029】上記チャネル保護膜14の上で分断してn⁺層からなるソース電極15aおよびドレイン電極15bが半導体層13およびゲート絶縁膜12の上に形成されている。ソース電極15aおよびドレイン電極15bの上には一部を重なり透明導電膜16'が形成され、この透明導電膜16'の上に金属層16が形成されている。ソース電極15a側の透明導電膜16'および金属層16は2層構造としたソース配線となっており。

【0030】この状態の基板の上には、TFT2よりも広い範囲にわたって、例えばアクリル系樹脂、ポリイミド等を用いた有機薄膜からなる層間絶縁膜17と、透明導電層からなる画素電極6とがこの順に形成されている。画素電極6は、層間絶縁膜17を貫くコンタクトホール7を介してTFT2のドレイン電極15bと接続されており、TFT2を覆い、かつ、画素電極6の周縁部をソース配線5およびゲート配線3の少なくとも一部とオーバーラップした状態に形成されている。

【0031】したがって、このアクティブマトリクス基板においては、TFT2のドレイン電極15bに電気的に接続された透明導電膜16'に、層間絶縁膜17を貫くコンタクトホール7を介して透明導電層からなる画素電極6が電気的に接続され、また、TFT2のチャネル領域を覆う構造とされている。従って、この構造ではTFT2の上部及び周辺において全導電分子を配向させることができるので、開口率を向上する効果がある。

【0032】この構成において、実際の動作時のTFT2特性の変化は、図11に併せて示す。この図11のBより理解されるように、TFT2のドレイン電極と同じ電位の電極を、層間絶縁膜を挟んでTFT2のチャネル領域の上方に形成することにより、実際の動作時のTFT2のOFFドレイン電極の電位を小さくする効果がある。このTFT2の特性変化が小さくなる理由としては、層間絶縁膜17の特性変動が小さくなるためである。但し、独立した電極15bをTFT2のソース電極15aおよびドレイン電極15bと重ねない構成としても、容量成分は抑えられていて従来より信頼性向上に効果があることは言うまでもない。この構成では、実施形態1と比較して、TFT

「かすみ現象」の発生を防止でき、表示品位の向上を図ることができる。

【0033】かかる実施形態のアクティブマトリクス基板に対して、間に液晶を挟んで対向基板を対向配置して作成した液晶表示装置は、信頼性の高いものとなる。

【0034】（第2の実施形態）本発明の第2の実施形態について説明する。

【0035】図4は、本実施形態におけるアクティブマトリクス基板を示す断面図であり、図5はそのTFT2部を示す断面図である。なお、図4および図5において分を併せて断面図である。なお、図4および図5において、上述した図1〜図3と同一部分には同一番号を付している。

【0036】この実施形態のアクティブマトリクス基板は、TFT2のドレイン電極15bに電気的に接続された透明導電膜16'に、層間絶縁膜17を貫くコンタクトホール7を介して透明導電層からなる画素電極6が電気的に接続した状態に形成されている。この画素電極6の周縁部は、ソース配線5およびゲート配線3の少なくとも一部とオーバーラップさせている。更に、画素電極6とは電気的に独立した状態で透明導電層からなる電極18がTFT2のチャネル領域を少なくとも覆うように形成されている。電極18にてTFT2を覆う部分は、半導体層13のチャネル領域以外にソース電極15aおよびドレイン電極15bの少なくとも一方の一部または全部を覆うようにしてもよい。なお、他の部分は、第1の実施形態と同様にしている。

【0037】この場合の通過動作時のTFT2の特性変動を図11に併せて示す。この図11のCより理解されるように、TFT2のチャネル領域上に設けられた電極をフローティング状態にする（他の電極から電気的に独立させる）ことにより、第1の実施形態の場合と比較しても一層特性変動抑制の効果が高くなっている。

【0038】その理由としては、有機薄膜からなる層間絶縁膜と、配向膜としてのポリイミド（PI）や液晶材料（LC）とが、TFT2のチャネル領域の上部で接することが頻くなる。前記によるチャージアップが緩和されるからである。さらに、この独立した電極18はTFT2のソース電極15aおよびドレイン電極15bとの重なりを持たせ、ある程度の容量成分を持たせることにより、ソース電極15aおよびドレイン電極15b、並びに、上記アクティブマトリクス基板に対して液晶を挟んで向かい合う対向電極などの電極との間のパララックスを低減した中国の電位にあり、チャージアップ現象の発生がより一層顕著となるからである。よって、OFF特性のずれに伴う「かすみ現象」の発生を防止でき、表示品位の向上を図ることができる。但し、独立した電極18をTFT2のソース電極15aおよびドレイン電極15bと重ねない構成としても、容量成分は抑えられていて従来より信頼性向上に効果があることは言うまでもない。この構成では、実施形態1と比較して、TFT

1)の特性変動の抑制効果がいかなるものか、電極を分離した際の電極間の距離が短くなる必要がある。図12及び図13を参照しながら説明する。図12は、本発明の第1の実施形態におけるアクティブマトリクス基板の平面図であり、図13は、図12のアクティブマトリクス基板を用いた液晶表示装置の断面図である。

【0046】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0047】本実施形態によると、TFT2のチャネル領域を金属膜19で遮光することができ、図12、図13を参照しながら説明する。図12は、本発明の第1の実施形態におけるアクティブマトリクス基板の平面図であり、図13は、図12のアクティブマトリクス基板を用いた液晶表示装置の断面図である。

【0048】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0049】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0050】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0051】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0052】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0053】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0054】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0055】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0056】本実施形態では、両素電極6が実施形態1と同様に形成されているとともに、TFT2のチャネル領域を遮光するために、金属膜からなる電極19がTFT2上に形成されている。電極19は、少なくともTFT2のチャネル領域を遮光するように形成されればよい。他の構成については、実施形態1および図3と同様の構成とした。

【0050】また、上述した実施形態では説明しなかったが、チャネル領域を覆う電極は、被覆したり、または対向電極に接続してもよく、このようにしても同様の効果が得られるのは言うまでもない。

【0051】また、本発明は、上述した各実施形態において用いる逆スタガー型TFTに限らず、スタガー型TFTにも適用できることはもちろんである。

【0052】また、上記各実施形態では半導体層の全層がチャネル領域であるが、ゲートトランジスタの場合に適用しているが、本発明はこれに限らず、半導体層の一部がチャネル領域であるトランジスタに対しても適用でき、その場合にもチャネル領域を覆うように所望の電極を適当な大きさで形成すればよい。

【0053】【発明の効果】以上詳述したように、本発明による場合には、ゲート配線およびソース配線の交差する部分の近傍に設けられたTFTのチャネル領域が、周囲絶縁膜の上に形成された絶縁層や別の電極で覆われるので、TFTの動作時のO/D特性の変化を小さくすることができ、これにより寿命を長くすることが可能になり、また、O/D特性に大幅なマージンを持つとともに高い信頼性を確保することができ、よって、O/D特性のずれに伴う「かすみ現象」の発生を防止でき、表示品位の向上が図れる。また、TFTのチャネル領域を覆う電極に金属層を用いると、TFTのチャネル領域への光漏れを防止でき、加えて絶縁層の厚さをゲート配線およびソース配線の少なくとも一部とオーバーラップさせることにより、プラズママトリクスが有るカラーフィルタを使用しカラー表示が可能で表示装置を実現することができ、とができる。

【図面の簡単な説明】
【図1】第1の実施形態におけるアクティブマトリクス基板を示す平面図である。
【図2】図1のアクティブマトリクス基板のTFT部分を示す平面図である。


【図3】図1のアクティブマトリクス基板のA-A'線に沿った断面図である。
【図4】第2の実施形態におけるアクティブマトリクス基板のTFT部分を示す平面図である。
【図5】第2の実施形態におけるアクティブマトリクス基板のTFT部分を示す平面図である。
【図6】第3の実施形態におけるアクティブマトリクス基板のTFT部分を示す平面図である。

【図7】第3の実施形態におけるアクティブマトリクス基板における、図3と同様の部分を示す断面図である。
【図8】第4の実施形態におけるアクティブマトリクス基板における、図3と同様の部分を示す断面図である。
【図9】第4の実施形態における他のアクティブマトリクス基板における、図3と同様の部分を示す断面図である。


【図10】TFTを備える液晶表示装置の一部であるアクティブマトリクス基板の構成を示す等価回路図である。
【図11】本発明による実施形態におけるアクティブマトリクス基板の構成を示す等価回路図である。
【図12】本発明による実施形態におけるアクティブマトリクス基板の構成を示す等価回路図である。
【図13】本発明による実施形態におけるアクティブマトリクス基板の構成を示す等価回路図である。

10 基板
11 ゲート電極
12 ゲート絶縁膜
13 半導体層
14 チャネル保護膜
15 a ソース電極
15 b ドレイン電極
16' 透明絶縁膜
16 金属層
17 透明絶縁膜
18 電極
19 電極


【図1】




【図2】




【図4】




【図10】




【図6】




【図3】




【図8】




【図7】




【図12】




【図5】



【図10】




【図14】




フロントページの続き

(12) 発明者 片山 幹雄
大阪府大阪市阿倍野区長池町2番22号 シ
ヤーズ株式会社内



【131】



[515]

